一种适于片上路由器的自适应缓冲调整策略

在典型的片上网络路由节点中,来自不同方向的报文被存储在相互独立的缓冲资源中。在网络负载不均衡的情况下,某些方向的报文将很快填满该方向的缓冲,而其他方向仍可能有较多的缓冲资源处于空闲状态,这样就导致了网络中的缓冲资源利用率不高,进而影响片上网络的整体性能。提出了一种自适应的片上缓冲调整策略,能够根据网络负载情况动态调节缓冲结构,有效地提高了缓冲资源的利用率。在90nmCMOS工艺下设计实现了多端口共享缓冲资源的片上网络路由器,实验结果表明,在负载不均衡的网络中,提出的路由器能够带来性能改进及功耗降低;在达到相同性能的情况下,新路由器的面积较典型路由器减少了20.3%,而其缓冲功耗节约了41%左右。     

众核处理器访存链路接口的FPGA验证

面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。     

一种无缓冲的光互连网络的吞吐率性能分析及优化

针对当前高性能计算机光互连网络中存在的光缓冲不易实现的问题,提出了一种无缓冲的光互连网络结构BOIN,并在对网络结构进行建模和分析的基础上,研究了网络的吞吐率随不同的输入负载和网络规模而变化的规律,给出了在一定的互连总规模和输入负载下,网络实际吞吐率达到最大值时网络拓扑结构所必须满足的条件.最后用模拟实验证明了这一结果的正确性.     

软件总线：体系结构分析与设计

软件总线为复杂软件系统的构件组织和管理提供了平台.为规范软件总线体系结构开发,建立了软件总线结构模型,并对其通讯、构件管理、任务调度、接口控制等功能实现进行了研究,提出了软件总线框架结构及其基于软件总线的软件系统开发流程和方法.     

学前儿童对情绪表达规则的认知发展

情绪表达规则是儿童社会化的结果,对儿童的情绪健康发展和社会交往产生着重委的澎响,本文考察了学前儿童情绪表达规则的概念、研究方法及国内外关于儿童情绪表达规认知能力发展的棚关姘究。结果表明,在对学前儿童情绪表达规则发展的年龄和性别差异上,目前研究结果存在较大分歧;家庭情绪环境对儿童情绪表达规则能力的发展存在显著影响;儿童的情绪表达规则能力与其社会能力存在正相关。     

含软判决引导的修正恒模盲均衡算法

在CMA算法基础上,提出了一种混合的修正恒模盲均衡算法MCMA SDD。新算法对CMA算法进行修正,同时引入软判决思想。理论分析和计算机模拟表明,该算法克服了CMA收敛速度慢、稳态误差大的缺点,同时可以纠正相位偏转。与CMA SDD算法相比,具有更快的收敛速度和更低的稳态均方误差。     

一种改进的自适应权值立体匹配算法

针对经典的自适应权值(Adaptive Support-weight简称AS)立体匹配难以兼顾速度和精度的问题,提出一种改进算法。算法首先结合区域特性(连通性)简化权值计算,然后将待匹配窗划分为若干个小区域,并为同区域内的像素分配相同的权值。最后,利用积分图像优化算法。实验结果表明,与经典的AS算法相比,该算法不仅精度更高,鲁棒性更强且运行时间大大缩短。     

基于免疫学的多代理入侵检测系统

在探讨免疫学基本原理的基础上 ,提出了基于免疫学的多代理系统 ,用于联网计算机的入侵检测与反应。在这个框架中 ,基于免疫学的安全代理在联网节点之间漫游 ,监视网络状态。这些代理相互识别对方的活动行为 ,以等级方式进行合作 ,并根据底层安全规则采取相应的行动。移动代理具有学习能力 ,能动态适应周围环境 ,检测出已知与未知的入侵。多代理检测系统同时在不同层次监视联网计算机的活动情况 ,包括用户级、系统级、进程级和数据包级。基于免疫学的多代理入侵检测系统是灵活的、可扩展的和可适应的 ,能够根据管理员的需要与参数配置实时监视网络。     

基于查表的空间填充曲线映射算法

空间填充曲线是进行数据降维处理的典型方法。首先给出对角线空间填充曲线的映射规则,该规则使得在高维情况下存在唯一曲线,并且每一维度上的格点数目不受限制。然后提出等势面的概念,推导出不同等势面上格点数量的递推关系。在此基础上,给出基于查表的对角线空间填充曲线映射算法,该算法执行快、可扩展性好,其时间复杂度随维度的增加呈线性增长。     

多核处理器验证中存储数据错误快速定位机制

提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被测系统访问真实存储器的数据与黄金模型中的对应数据是否一致,在错误数据从存储系统送入处理器核的时刻就能够发现数据错误。与传统方法相比,FFLM具有仿真速度快、硬件资源代价低以及定位错误时间短的优点。对自主设计的CMP-16多核处理器进行仿真时的统计数据表明:使用FFLM后定位数据错误的速度能够比未使用FFLM时平均提高6.5倍。